Cihazın sürətləndirilməsi - Haqqinda Melumat

Cihazın sürətləndirilməsi (ing. hardware acceleration) — cihazın müəyyən hesablama və ya emal əməliyyatlarını daha sürətli həyata keçirməsi üçün xüsusi aparat komponentlərindən istifadə edilməsidir. Prosessorların (CPU-ların) əlavə yükünü azaltmaqla yanaşı, müəyyən əməliyyatları daha səmərəli və yüksək performansla yerinə yetirməyi mümkün edir. Sürətləndirmə əsasən tətbiq olunan sahənin xüsusiyyətlərinə uyğun müxtəlif növ komponentlər vasitəsilə həyata keçirilir.

kartı kriptoqrafik əməliyyatları daha yüksək sürətlə yerinə yetirməyə imkan verir.

Komponentləri

Qrafik kartlar (GPU sürətləndirilməsi)

Qrafik prosessorlar (GPU-lar) paralel emal üçün yüksək optimallaşdırılmışdır və çoxsaylı nüvələri ilə eyni anda minlərlə əməliyyatı yerinə yetirə bilir. GPU-lar ilk olaraq kompüter qrafikasını və oyunları sürətləndirmək üçün hazırlanmışdır, lakin maşın öyrənməsi, dərin öyrənmə və elmi tədqiqat sahələrində də istifadə edilir. CUDA və OpenCL kimi proqramlaşdırma interfeysləri GPU-ların bu sahələrdə istifadəsini asanlaşdırır.

Sahədə proqramlaşdırılan qapı sxemləri

FPGA-lar xüsusi bir proqramlaşdırılabilir aparat təbəqəsi təqdim edərək, dizaynerlərə çox müxtəlif tətbiqlərə uyğun xüsusi arxitekturalar yaratmağa imkan verir. FPGA-lar maşın öyrənməsi, süni intellekt, şəbəkə təhlükəsizliyi və hətta video kodlama kimi sahələrdə sürətləndirmə üçün istifadə olunur. Onların çevik proqramlaşdırılabilir olması xüsusi tapşırıqlar üçün təkrarlanan emal əməliyyatlarının çox səmərəli şəkildə optimallaşdırılmasını mümkün edir.

Əsasən tətbiq olunan inteqral sxemlər (ASIC)

ASIC-lər müəyyən bir tapşırığı yerinə yetirmək üçün dizayn edilmişdir və yüksək optimallaşdırılmış aparat quruluşuna malikdirlər. Onlar xüsusi bir tətbiq üçün ən yüksək performans və enerji səmərəliliyini təmin edir. Məsələn, Google Tensor Processing Units (TPU) maşın öyrənməsi üçün xüsusi optimallaşdırılmış ASIC-lərdir. ASIC-lər yüksək xərc tələb etsə də, böyük miqyaslı tətbiqlərdə əvəzolunmazdırlar.

Süni intellekt və sinir şəbəkəsi sürətləndiriciləri

Maşın öyrənməsi və sinir şəbəkəsi tətbiqlərində istifadə edilən xüsusi aparat sürətləndiriciləri, sinir şəbəkəsi modellərinin emal sürətini artırmaq üçün xüsusi arxitektura ilə təchiz olunmuşdur. NVIDIA Tensor Cores kimi xüsusi strukturlar dərin öyrənmə əməliyyatlarını sürətləndirir, sinir şəbəkəsinin məşq və test mərhələlərini daha sürətli edir.

Tətbiq səviyyəsində sürətləndirici kartlar

Şəbəkə trafiki emalı, məlumat sıxılma, təhlükəsizlik funksiyaları (şifrələmə/deşifrələmə), video kodlama kimi tətbiq sahələri üçün xüsusi sürətləndirici kartlar da mövcuddur. Bu kartlar həmin funksiyaları CPU yükü olmadan daha yüksək sürətlə həyata keçirməyə imkan verir. Məsələn, video kodlama sürətləndirməsi üçün xüsusi kartlar böyük həcmli video məlumatların işlənməsini və ötürülməsini səmərəli edir.

RAM və disk sürətləndirilməsi (Cache və SSD)

Əlavə ön yaddaş (ing. cache) təbəqələrinin istifadəsi və SSD disklər kimi daha sürətli saxlama cihazlarının tətbiqi məlumatın oxuma-yazma əməliyyatlarını sürətləndirir. Cache yaddaşı CPU-nun RAM-dan daha sürətli məlumat almasına imkan verir, SSD isə ənənəvi HDD-lərlə müqayisədə oxuma və yazma sürətini qat-qat artırır.

Cihazın sürətləndirilməsi istifadəsi

Cihazın sürətləndirilməsi həm şəxsi istifadəçilərə, həm də müəssisələrə daha sürətli emal performansı, yüksək səmərəlilik və enerji qənaəti təmin edir. Bununla yanaşı, bu sürətləndirmələr daha sürətli məlumat analizi, qrafiklərin işlənməsi, maşın öyrənməsi modellərinin sürətlə inkişafı və real vaxt rejimində məlumatların emalı üçün vacibdir.

İstinadlar

. 2007-10-08 tarixində arxivləşdirilib. İstifadə tarixi: 2012-08-18. "FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
. WIRED. 16 June 2014.
Sinan, Kufeoglu; Mahmut, Ozkuran. // Energy Consumption of Bitcoin Mining. 2019. doi:.
Kim, Yeongmin; Kong, Joonho; Munir, Arslan. "CPU-Accelerator Co-Scheduling for CNN Acceleration at the Edge". IEEE Access. 8. 2020: 211422–211433. Bibcode:. doi:. ISSN .
Kit Eaton. "1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer". 2011.
"Scientists Squeeze Over 1,000 Cores onto One Chip". 2011. 2012-03-05 at the Wayback Machine
Lin, Yibo; Jiang, Zixuan; Gu, Jiaqi; Li, Wuxi; Dhar, Shounak; Ren, Haoxing; Khailany, Brucek; Pan, David Z. . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 40 (4). April 2021: 748–761. doi:. ISSN .
Lyakhov, Pavel; Valueva, Maria; Valuev, Georgii; Nagornov, Nikolai. "A Method of Increasing Digital Filter Performance Based on Truncated Multiply-Accumulate Units". Applied Sciences (ingilis). 10 (24). 2020-12-18: 9052. doi:. ISSN . Hardware simulation on FPGA increased the digital filter performance.
Mohan, Prashanth; Wang, Wen; Jungk, Bernhard; Niederhagen, Ruben; Szefer, Jakub; Mai, Ken. // 2020 IEEE 38th International Conference on Computer Design (ICCD). Hartford, CT, USA: IEEE. October 2020. 656–662. doi:. ISBN 978-1-7281-9710-4.
Morgan, Timothy Pricket. . Enterprise Tech. 2014-09-03. İstifadə tarixi: 2018-09-18.
. Microsoft Research.
Vassányi, István. // Field-Programmable Logic and Applications from FPGAs to Computing Paradigm. Lecture Notes in Computer Science. 1482. 1998. 446–450. doi:. ISBN 978-3-540-64948-9.
Zhoukun WANG and Omar HAMMAMI. "A 24 Processors System on Chip FPGA Design with Network on Chip".
2011-10-27 at the Wayback Machine

Xarici keçidlər

Vikianbarda Cihazın sürətləndirilməsi ilə əlaqəli mediafayllar var.

[1] . 2007-10-08 tarixində arxivləşdirilib. İstifadə tarixi: 2012-08-18. "FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006

[2] . WIRED. 16 June 2014.

[3] Sinan, Kufeoglu; Mahmut, Ozkuran. // Energy Consumption of Bitcoin Mining. 2019. doi:.

[4] Kim, Yeongmin; Kong, Joonho; Munir, Arslan. "CPU-Accelerator Co-Scheduling for CNN Acceleration at the Edge". IEEE Access. 8. 2020: 211422–211433. Bibcode:. doi:. ISSN .

[5] Kit Eaton. "1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer". 2011.

[6] "Scientists Squeeze Over 1,000 Cores onto One Chip". 2011. 2012-03-05 at the Wayback Machine

[7] Lin, Yibo; Jiang, Zixuan; Gu, Jiaqi; Li, Wuxi; Dhar, Shounak; Ren, Haoxing; Khailany, Brucek; Pan, David Z. . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 40 (4). April 2021: 748–761. doi:. ISSN .

[8] Lyakhov, Pavel; Valueva, Maria; Valuev, Georgii; Nagornov, Nikolai. "A Method of Increasing Digital Filter Performance Based on Truncated Multiply-Accumulate Units". Applied Sciences (ingilis). 10 (24). 2020-12-18: 9052. doi:. ISSN . Hardware simulation on FPGA increased the digital filter performance.

[9] Mohan, Prashanth; Wang, Wen; Jungk, Bernhard; Niederhagen, Ruben; Szefer, Jakub; Mai, Ken. // 2020 IEEE 38th International Conference on Computer Design (ICCD). Hartford, CT, USA: IEEE. October 2020. 656–662. doi:. ISBN 978-1-7281-9710-4.

[BingFPGA-10] Morgan, Timothy Pricket. . Enterprise Tech. 2014-09-03. İstifadə tarixi: 2018-09-18.

[ProjCatapult-11] . Microsoft Research.

[12] Vassányi, István. // Field-Programmable Logic and Applications from FPGAs to Computing Paradigm. Lecture Notes in Computer Science. 1482. 1998. 446–450. doi:. ISBN 978-3-540-64948-9.

[13] Zhoukun WANG and Omar HAMMAMI. "A 24 Processors System on Chip FPGA Design with Network on Chip".

[15] 2011-10-27 at the Wayback Machine